tampo：
DSP是根據(jù)你設(shè)定的ADC取樣頻率來抓你要控制的訊號(hào)，再進(jìn)到DSP里做運(yùn)算完成後，改變PWM的DUTY。這就是離散模式，大概幾50~100個(gè)uS作調(diào)節(jié)一次，依個(gè)人的控制而不同。而FPGA是不跟CPLD一樣，是可程式邏輯閘，當(dāng)你程式寫好後，就是一個(gè)硬體架構(gòu)了，而不是數(shù)字運(yùn)算架構(gòu)，運(yùn)作起來就是連續(xù)模式，跟類比電路是一樣的呢?控制流程如下[圖片]