最近做了一款LLC,TEA1713,諧振電容0.1UF,漏感40UH,電感量860UH,匝比30:3,現(xiàn)在固定輸出19.5V,后面有431穩(wěn)壓電路,但是我更改431的取樣電阻,輸出電壓還是保持在19.5V,沒有任何改變,也有調(diào)整過開關(guān)頻率,現(xiàn)在空載300KHZ,帶載115KHZ,電壓也沒變化,
不知哪位大俠做過類似的方案,提供參考下,我的要求是通過開關(guān)改變采樣電阻,得到兩個(gè)電壓,一個(gè)是19.5V,另一個(gè)是16V,
【討論】LLC輸出電壓能否可調(diào)?
現(xiàn)在的情況是這樣的,變壓器的匝比是按20V輸出算的,通過改變431的采樣電阻,電壓可以調(diào)高,電壓高了,頻率下降,這是對的,但目前的情況是我想調(diào)低,卻不能實(shí)現(xiàn),或者變壓器我按16V的輸出算,然后將其電壓調(diào)高?
順便問一下,哪位大俠對FP703熟悉,或者哪位推存?zhèn)€跟他PIN對PIN的芯片,,單運(yùn)放
因?yàn)榭臻g的限制,變壓器不能使用雙槽的,外加諧振電感也不是很現(xiàn)實(shí),現(xiàn)在開關(guān)頻率實(shí)際測量是120KHZ,現(xiàn)在重新繞了個(gè)變壓器,匝比是37:3,是按16V的輸出算的,不過還沒試,
dc gain到115kz和300khz基本上都是平的這句能否解釋下?
LLC設(shè)計(jì)的核心就是提高Lk 減少Lm 使得tank電流足夠給FET的體電容放電達(dá)到ZVS的目的
你可以看看fairchild的appotes
TEA1713的demo 設(shè)計(jì)不是非常專業(yè) 實(shí)驗(yàn)的波形也不是LLC可以說就是LC諧振 和你現(xiàn)在情況差不多 副邊的管子是一直導(dǎo)通的
而且 按照你的圖 你的諧振電容也不是100nF 而是100nF×2.。。
感覺你工作點(diǎn)很有問題,建議把波形貼上來。
你的要求是在任何負(fù)載下要滿足2個(gè)電壓得調(diào)整狀態(tài),這個(gè)對llc來說比較麻煩。
要按最低輸入電壓和最高輸出電壓來設(shè)計(jì)匝比和q
但是工作點(diǎn)我不建議你用如此小的漏感
關(guān)鍵詞:電壓
輸出電壓變化不是很寬,因此是可以做到的!
按照你使用的變壓器的大小來確定你使用的工作頻率,一般選取的100K左右,要看你經(jīng)常使用是16V還是19.5V的輸出,不過做好這樣,你可以將16V工作時(shí)候的頻率120K左右,那么當(dāng)你調(diào)整電壓到19.5V工作的時(shí)候大概此時(shí)工作頻率在95K左右,因此你的調(diào)壓范圍16V~19.5V,與之對應(yīng)的工作頻率范圍為95K~120K,這樣的話工作頻率較高,效率自然也好!
所以設(shè)計(jì)的時(shí)候按16V設(shè)計(jì),與之對應(yīng)的是最高工作頻率,你若按19.5V設(shè)計(jì),對應(yīng)120K話,那么你調(diào)壓到16V你的工作頻率大概會(huì)跑到140K以上,這樣的話開關(guān)損耗大,VCC整流管會(huì)很熱,最好用肖特基,但是這個(gè)對EMI是不好的。
若與16V對應(yīng)的95K,那么調(diào)壓到19.5V此時(shí)工作頻率大概下降到70K左右,這樣的話工作頻率也低了點(diǎn),效率也不會(huì)好的!
現(xiàn)在正是按照這個(gè)思路去做,這兩天估計(jì)就會(huì)有結(jié)果,
以前的效率測的19.5V4.7A時(shí),低壓100V效率90.5%高壓230V效率93%,開關(guān)頻率120KHZ
我倒是覺得是按最低輸入電壓和最低輸出電壓來設(shè)計(jì)匝比,因?yàn)長LC的輸出電壓不完全是靠后極431的采樣電阻決定的,跟諧振參數(shù)有很大關(guān)系,
漏感目前只能做到這個(gè)程度,因?yàn)槭浅〉模叨?2mm,外置不現(xiàn)實(shí),也沒有超薄雙槽的骨架,
關(guān)鍵詞:電阻