caoxiaolong：
這位叫ylml的朋友所出現(xiàn)的問題肯定是兩個(gè)庫(kù)文件不能對(duì)應(yīng)一致所造成的。舉個(gè)例子：在一個(gè)原理圖中有個(gè)叫D3的元件，指定它的封裝為DIODE，在pcb中也加載了含有名為DIODE的封裝庫(kù)。按理說導(dǎo)入時(shí)不會(huì)報(bào)錯(cuò)了吧，可事實(shí)上如果D3在原理圖庫(kù)文件中引腳為A、K，而加載的pcb庫(kù)文件中DIODE的引腳為1、2，就會(huì)導(dǎo)致導(dǎo)入時(shí)報(bào)錯(cuò)。