電子電路中的電阻根據(jù)使用的場合來分,一般有兩種用途,用在輸入端起到分壓和限流的作用,用在輸出端時(shí)又分兩種情況,用在數(shù)字電路中一般起到上拉和下拉的作用以得到一個(gè)穩(wěn)定的電平,用在模擬電路中一般用作電流電壓轉(zhuǎn)換和阻抗匹配.
上拉電阻:
1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值.
2、OC門電路必須加上拉電阻,才能使用.
3、為加大輸出引腳的驅(qū)動(dòng)能力,有的單片機(jī)管腳上也常使用上拉電阻.
4、在COMS芯片上,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻產(chǎn)生降低輸入阻抗,提供泄荷通路.
5、芯片的管腳加上拉電阻來提高輸出電平,從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力.
6、提高總線的抗電磁干擾能力.管腳懸空就比較容易接受外界的電磁干擾.
7、長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹配,有效的抑制反射波干擾.
上拉電阻阻值的選擇原則包括:
1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大,電流小.
2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小,電流大.
3、對(duì)于高速電路,過大的上拉電阻可能邊沿變平緩.綜合考慮
以上三點(diǎn),通常在1k到10k之間選取.對(duì)下拉電阻也有類似道理
對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定,主要需要考慮以下幾個(gè)因素:
1． 驅(qū)動(dòng)能力與功耗的平衡.以上拉電阻為例,一般地說,上拉電阻越小,驅(qū)動(dòng)能力越強(qiáng),但功耗越大,設(shè)計(jì)是應(yīng)注意兩者之間的均衡.
2． 下級(jí)電路的驅(qū)動(dòng)需求.同樣以上拉電阻為例,當(dāng)輸出高電平時(shí),開關(guān)管斷開,上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流.
3． 高低電平的設(shè)定.不同電路的高低電平的門檻電平會(huì)有不同,電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平.以上拉電阻為例,當(dāng)輸出低電平時(shí),開關(guān)管導(dǎo)通,上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下.
4． 頻率特性.以上拉電阻為例,上拉電阻和開關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲,電阻越大,延遲越大.上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求.
下拉電阻的設(shè)定的原則和上拉電阻是一樣的.
OC門輸出高電平時(shí)是一個(gè)高阻態(tài),其上拉電流要由上拉電阻來提供,設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA,標(biāo)準(zhǔn)工作電壓是5V,輸入口的高低電平門限為0.8V(低于此值為低電平);2V(高電平門限值).
選上拉電阻時(shí):
500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下,此為最小阻值,再小就拉不下來了.如果輸出口驅(qū)動(dòng)電流較大,則阻值可減小,保證下拉時(shí)能低于0.8V即可.
當(dāng)輸出高電平時(shí),忽略管子的漏電流,兩輸入口需200uA
200uA x15K=3V即上拉電阻壓降為3V,輸出口可達(dá)到2V,此阻值為最大阻值,再大就拉不到2V了.選10K可用.COMS門的可參考74HC系列
設(shè)計(jì)時(shí)管子的漏電流不可忽略,IO口實(shí)際電流在不同電平下也是不同的,上述僅僅是原理,一句話概括為:輸出高電平時(shí)要喂飽后面的輸入口,輸出低電平不要把輸出口喂撐了(否則多余的電流喂給了級(jí)聯(lián)的輸入口,高于低電平門限值就不可靠了)
在數(shù)字電路中不用的輸入腳都要接固定電平,通過1k電阻接高電平或接地.
1. 電阻作用:
l 接電組就是為了防止輸入端懸空
l 減弱外部電流對(duì)芯片產(chǎn)生的干擾
l 保護(hù)cmos內(nèi)的保護(hù)二極管,一般電流不大于10mA
l 上拉和下拉、限流
l 1. 改變電平的電位,常用在TTL-CMOS匹配
2. 在引腳懸空時(shí)有確定的狀態(tài)
3.增加高電平輸出時(shí)的驅(qū)動(dòng)能力.
4、為OC門提供電流
l 那要看輸出口驅(qū)動(dòng)的是什么器件,如果該器件需要高電壓的話,而輸出口的輸出電壓又不夠,就需要加上拉電阻.
l 如果有上拉電阻那它的端口在默認(rèn)值為高電平你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極,或二極管正極去控制把上拉電阻的電流拉下來成為低電平.反之,
l 尤其用在接口電路中,為了得到確定的電平,一般采用這種方法,以保證正確的電路狀態(tài),以免發(fā)生意外,比如,在電機(jī)控制中,逆變橋上下橋臂不能直通,如果它們都用同一個(gè)單片機(jī)來驅(qū)動(dòng),必須設(shè)置初始狀態(tài).防止直通!
2、定義:
l 上拉就是將不確定的信號(hào)通過一個(gè)電阻嵌位在高電平!電阻同時(shí)起限流作用!下拉同理!
l 上拉是對(duì)器件注入電流,下拉是輸出電流
l 弱強(qiáng)只是上拉電阻的阻值不同,沒有什么嚴(yán)格區(qū)分
l 對(duì)于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的,上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道.
3、為什么要使用拉電阻:
l 一般作單鍵觸發(fā)使用時(shí),如果IC本身沒有內(nèi)接電阻,為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài),必須在IC外部另接一電阻.
l 數(shù)字電路有三種狀態(tài):高電平、低電平、和高阻狀態(tài),有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài),可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài),具體視設(shè)計(jì)要求而定!
l 一般說的是I/O端口,有的可以設(shè)置,有的不可以設(shè)置,有的是內(nèi)置,有的是需要外接,I/O端口的輸出類似與一個(gè)三極管的C,當(dāng)C接通過一個(gè)電阻和電源連接在一起的時(shí)候,該電阻成為上C拉電阻,也就是說,如果該端口正常時(shí)為高電平,C通過一個(gè)電阻和地連接在一起的時(shí)候,該電阻稱為下拉電阻,使該端口平時(shí)為低電平,作用嗎:
比如:當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸如狀態(tài)時(shí),他的常態(tài)就為高電平,用于檢測低電平的輸入.
l 上拉電阻是用來解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的.一般說法是拉電流,下拉電阻是用來吸收電流的,即灌電流.
注意事項(xiàng):
1, 芯片引腳上注明的上拉或下拉電阻, 是指設(shè)計(jì)在芯片引腳內(nèi)部的一個(gè)電阻或等效電阻. 設(shè)計(jì)這個(gè)電阻的目的, 是為了當(dāng)用戶不需要用這個(gè)引腳的功能時(shí), 不用外加元件, 就可以置這個(gè)引腳到缺省的狀態(tài). 而不會(huì)使 CMOS 輸入端懸空. 使用時(shí)要注意如果這個(gè)缺省值不是你所要的, 你應(yīng)該把這個(gè)輸入端直接連到你需要的狀態(tài).
2, 這個(gè)引腳如果是上拉的話, 可以用于 "線或" 邏輯. 外接漏極開路或集電極開路輸出的其他芯片. 組成負(fù)邏輯或輸入. 如果是下拉的話, 可以組成正邏輯 "線或", 但外接只能是 CMOS 的高電平漏極開路的芯片輸出, 這是因?yàn)?CMOS 輸出的高, 低電平分別由 PMOS 和 NMOS 的漏極給出電流, 可以作成 P 漏開路或 N 漏開路. 而 TTL 的高電平由源極跟隨器輸出電流, 不適合 "線或".
3, TTL 到 CMOS 的驅(qū)動(dòng)或反之, 原則上不建議用上下拉電阻來改變電平, 最好加電平轉(zhuǎn)換電路. 如果兩邊的電源都是 5 伏, 可以直接連但影響性能和穩(wěn)定, 尤其是 CMOS 驅(qū)動(dòng) TTL 時(shí). 兩邊邏輯電平不同時(shí), 一定要用電平轉(zhuǎn)換. 電源電壓 3 伏或以下時(shí), 建議不要用直連更不能用電阻拉電平.
4, 芯片外加電阻由應(yīng)用情況決定, 但是在邏輯電路中用電阻拉電平或改善驅(qū)動(dòng)能力都是不可行的. 需要改善驅(qū)動(dòng)應(yīng)加驅(qū)動(dòng)電路. 改變電平應(yīng)加電平轉(zhuǎn)換電路. 包括長線接收都有專門的芯片.
