實驗測試時，發(fā)現(xiàn)占空比上不去。后來干脆把芯片控制環(huán)路斷開，CS1，CS2腳接地，COMP腳開路。驅動MOS管的腳OUTA和OUTB也斷開，這樣理論上應該可以得到由Volt Second Clamp決定的最大占空比，然后仔細調整RFF*CFF，但是沒辦發(fā)做到91%的占空比，實際82%左右。

解釋：RFF選得太小，Vramp上升到2.5V，RAMP腳復位，占空比上不去，只有42.594%

解釋：如果把RFF減小到100K至120K某個值，使Vramp可以上升到2.5V臨界態(tài)，但是估計離91%還是差不少

解釋：RFF進一步增大，占空比反而減小，初步估計可能是斜坡電壓必須高于某個閾值M（0.2V左右），OUTA才能輸出高電平。但是

隨著RFF增大，斜坡上升速度變慢，導致斜坡電壓從0上升到閾值M的時間增加，導致關斷時間增加，從而引起占空比下降。

。

解釋：先測試的是200KHz的頻率，發(fā)現(xiàn)占空比上不去后，仔細觀察RAMP和OUT_A的波形后，認為可能有個固定的死區(qū)，如果把頻率降下去點，也許占空比就上去了。但是測試發(fā)現(xiàn)，頻率下降，死區(qū)時間也變長...