Vds=Vin-max+n(Vo+Vf)+Vr,當(dāng)Vin一定時(shí),減小Vds最好的方法就是減小反射電壓及漏感。
1.減小n(Vo+Vf),可通過減小匝比,還可通過減小次極肖特基管的Vf值,不過你n選擇沒有問題。
2.減小Vr,可使用三明治繞法來減小漏感。當(dāng)然你線徑的選擇,層與層之間的分布都會(huì)影響到Vr。
不知你實(shí)測的n(Vo+Vf)及Vr是多少??從你ST參數(shù)看Vds 尖峰主要還是由漏感引起的。另你的次極肖特基管應(yīng)該加吸收回路